Анотація до роботи:

Сисенко І.Ю. Дедуктивно-паралельне моделювання несправностей на моделях цифрових систем, що реконфігуруються.– Рукопис.

Дисертація на здобуття наукового ступеня кандидата технічних наук за
спеціальністю 05.13.13 – Обчислювальні машини, системи та мережі.– Харківський нацiональний університет радіоелектроніки, Харків, 2002.

Робота присвячена розробці швидкодіючих методів моделювання одиночних константних несправностей на моделях цифрових систем, що реконфігуруються та є реалізованими у програмованій логіці, для оцінки якості синтезованих тестів верифікації.

У процесі виконання дослiджень отриманi результати, що виносяться на захист: удосконалена модель дедуктивно-паралельного аналізу несправностей, що поєднує технологічність дедуктивного моделювання дефектів зі швидкодією виконання паралельних векторних операцій з метою значного зменшення часу обробки цифрових систем великої розмірності; дедуктивна модель реконфігурування структур даних опису цифрових систем на тест-векторі, що дає можливість паралельно обробляти сукупність дефектів схеми за одну ітерацію з метою підвищення швидкодії синтезу і сертифікації вхідних послідовностей; дедуктивно-паралельний метод моделювання несправностей цифрових систем, представлених на RTL-рівні у форматі булевих рівнянь, що об’єднує переваги дедуктивного аналізу дефектів з реалізацією їхньої паралельної обробки і що дозволяє обробляти цифрові системи на кристалі, що містить сотні тисяч вентилів; удосконалений метод зворотнього моделювання несправностей цифрових систем великої розмірності, що об’єднує процедури дедуктивно-паралельного аналізу розгалужень, що сходяться, зі зворотнім простежуванням дефектів для деревоподібних структур, що дозволяє обробляти цифрові структури вентильного рівня опису і має залежність часу обробки від числа ліній, близьку до лінійної.

В дисертаційній роботі запропоновані моделі дедуктивного аналізу несправностей та моделі цифрових систем, що реконфігуруються, розроблені швидкодіючі методи дедуктивно-паралельного та зворотнього моделювання одиночних константних несправностей цифрових систем, що є реалізованими у програмованій логіці, для оцінки якості синтезованих тестів верифікації, що дозволило суттєво зменшити час верифікації та тестування цифрових систем.

1. Проведений аналітичний огляд робіт, опублікованих в області технічної діагностики цифрових систем, реалізованих на кристалах ПЛІС, дозволив зробити висновок, що актуальною визначається проблема верифікації та тестування структурно і функціонально складних обчислювальних пристроїв, реалізованих на основі програмованої логіки, шляхом розробки та удосконалення моделей, методів та алгоритмів моделювання несправностей з метою підвищення швидкодії.

2. Удосконалено модель дедуктивно-паралельного аналізу несправностей, що поєднує технологічність дедуктивного моделювання дефектів зі швидкодією виконання паралельних векторних операцій, орієнтований на обробку цифрових пристроїв вентильного і реєстрового рівнів опису, що дозволяє значно зменшити час обробки цифрових систем великої розмірності.

3. Вперше запропоновано дедуктивну модель реконфігурування структур даних опису цифрових систем на тест-векторі, що дає можливість створювати модифіковані модели цифрових систем для виконання справного моделювання векторів дефектів, що дозволяє паралельно обробляти сукупність дефектів схеми за одну ітерацію з метою підвищення швидкодії синтезу і сертифікації вхідних послідовностей.

4. Розроблено дедуктивно-паралельний метод моделювання несправностей цифрових систем, представлених на RTL-рівні у форматі булевих рівнянь, що об’єднує переваги дедуктивного аналізу дефектів - обробку множини дефектів на тест-векторі за один прохід по схемі, з реалізацією їхньої паралельної обробки під час моделювання дефектів і справної поведінки за допомогою логічних операцій над машинними словами, що дозволяє обробляти цифрові системи на кристалі, що містять сотні тисяч вентилів.

5. Удосконалено метод зворотнього моделювання несправностей цифрових систем великої розмірності, який об’єднує процедури дедуктивно-паралельного аналізу розгалужень, що сходяться, зі зворотнім простежуванням дефектів для деревоподібних структур, що дозволяє обробляти цифрові структури вентильного рівня опису різної складності і має залежність часу обробки від числа ліній, близьку до лінійної.

6. У процесі досліджень, що проведенi у рамках виконання дисертаційної роботи, запроповано моделі, методи та алгоритми моделювання несправностей та оцінки якості тестів, що дозволяють зменшити час (на 40-50%) верифікації та тестування цифрових систем.

7. Реалізована програма автоматизованої побудови моделей, що реконфігуруються для цифрових схем, які задані у вигляді булевих рівнянь, що дозволяє зменшити обсяги пам’яті при обробці векторів дефектів, що перевіряються, внаслідок усунення операцій зі списками, а також суттєво зменшити час обробки векторів дефектів.

8. Реалізована програма дедуктивно-паралельного та зворотнього моделювання несправностей, яка в автоматичному режимі виконує оцінювання сгенерованих тестів для одиничних константних несправностей для цифрових проектів у середовищі Active HDL і дозволяє зменшити час (на 50-70%) верифікації цифрових проектів на стадіях введення, синтезу й імплементації, що підтверджується виконаними експериментами на моделях реальних проектів цифрових пристроїв і тестових схем з каталогів ведучих фірм в області проектування.

9. Впроваджені практичні результати у виглядi програмних засобів у навчальний і технологічний процеси з метою зменшення часу проектування шляхом автоматизації процесу верифікації цифрових систем, що реалізованi на основі ПЛIС, наприклад в ЗАТ "НДІРВ" та ЗАТ "Енергозбереження". Практичні та теоретичні результати можна використовувати у проектних установах та університетах, що займаються розробкою дискретних систем на кристалах програмованої логіки.

Публікації автора:

1.Сысенко И.Ю. Метод обратного моделирования неисправностей для последовательностных схем // АСУ и приборы автоматики. – 2002. – № 119. – С. 41-50.

2.Хаханов В.И., Сысенко И.Ю., Побеженко В.В., Монжаренко И.В. Алгоритмы условного диагностирования вычислительных устройств // Радиоэлектроника и информатика. - 1998. - №3. - С. 87-91.

3.Хаханов В.И., Сысенко И.Ю., Чамян А.Л. Генерация тестов для конечных автоматов, заданных граф-схемами алгоритмов // Радиоэлектроника и информатика. - 1999. - №2. - С. 87-91.

4.Хаханов В.И., Сысенко И.Ю., Абу Занунех Халиль И.М. Проектированиетестов для структурно-функциональных моделей цифровых схем // Радиоэлектроника и информатика. - 1999. - №3. - С. 51-59.

5.Хаханов В.И., Шкиль А.С., Ханько В.В., Сысенко И.Ю. Кубическое моделирование неисправностей цифровых систем // Радиоэлектроника и информатика. - 2000. - №1. - С. 83-89.

6.Шкиль А.С., Скворцова О.Б., Сысенко И.Ю., Чамян А. Генерация тестов для асинхронных структур примитивных автоматов // Радиоэлектроника и информатика. – 2001. – № 2. – C. 97-103.

7.Хаханов В.И., Сысенко И.Ю., Хак Х.М. Джахирул, Масуд М.Д. Мехеди. Кубическое моделирование неисправностей цифровых проектов на основе FPGA,CPLD // Радиоэлектроника. Информатика. Управление. – 2001. – №1 . – C. 123-129.

8.Хаханов В.И. Сысенко И.Ю., Колесников К.В. Дедуктивно-параллельный метод моделирования неисправностей на реконфигурируемых моделях цифровых систем // Радиоэлектроника и информатика. – 2002. – № 1. – С. 95-105.

9.Хаханов В.И. Сысенко И.Ю. Метод обратного моделирования неисправностей для сверхбольших цифровых проектов // АСУ и приборы автоматики. – 2002. – № 118. – С. 126-138.

10.Хаханов В.И., Бедратый Р.В., Сысенко И.Ю., Ханько В.В. Методы моделирования цифровых структур. Анализ переходных процессов // 5-я Международная конференция «Техника передачи, приема и обработки информации». – Туапсе. - 1999. – С. 389-391.

11.Ельчанинов Д.Б., Побеженко В.В., Сысенко И.Ю. Алгоритмы управления на базе сетей Петри с аналитическими дугами // 7-ая международная научно-техническая конференция “Информационные технологии: техника, технология, образование, здоровье” MicroCAD-99. – Харьков, ХПИ. – 1999. – С. 75-76.

12.Сысенко И.Ю., Масуд МД. Мехеди, Хак Х.М. Джахирул, Чамян А.Л. Дедуктивный метод кубического моделирования неисправностей цифровых схем // 4-ая Международная конференция «Информационно-управляющие системы на железнодорожном транспорте». – Алушта. – 2000. – С. 95.

13.Sysenko I.Y., Haque H.M. Jahirul. The deductive method of cubic simulation of complements to the test-vector of digital devices // Fifth International conference «The experience of designing and application of CAD systems in microelectronics». – Slavsko. – 2000. – C. 123-128.

14.Ковалев Е.В., Сысенко И.Ю., Дробязко О.А. Алгоритм кубического моделирования неисправностей цифровых схем. 6-я Международная конференция «Техника передачи, приема и обработки информации» (Телекоммуникации. Радиотехника. Электроника). – Туапсе. – 2000. – С. 67-69.

15.Hahanov V.I., Rustinov V.A., Sysenko I.Y. Deductive method of digital devices fault cubic simulation // III Krajovej konferencji naukowej “Reprogramowalne uklady cyfrowe”. – Szczecin. – 2000. – P. 199-202.

16.Хаханов В.И., Шкиль А.С., Сысенко И.Ю., Хак Х.М. Джахирул. Дистанционное проектирование цифровых систем по технологии hardware-software cooperation // 4-я Международная конференция Украинской ассоциации дистанционного образования «Образование и виртуальность-2000». – Севастополь. – 2000. – С. 169-172.

17.Hahanov V.I., Krivoulya G.F., Rustinov V.A., Sysenko I.Y., Yegorov A.A. Fault Cubic Simulation of Digital Devices // Sixth International conference “The experience of designing and application of CAD systems in microelectronics”. – Slavsko: “Lvivska Politechnica” – 2001. – P. 112-115.

18.Hahanov V.I., Sysenko I.U., Babich A.V. System for Digital Device Test Generation in Active-HDL // 8-th International Conference. Mixed Design of Integrated Circuits and Systems. – Poland. – Zakopane: DMCSTUL – 2001. – P. 235-238.

19.Hahanov V.I., Sysenko I.Y., Pudov V.A. ATPG system and Fault Simulation Methods for Digital Devices // The 5th IFAC Workshop on programmable devices and systems. – Poland. – Gliwice: Silesian University of Technology – 2001. – P. 274-278.

20.Shkil A.S., Sysenko I.Y., Pobezhenko V.V. Ternary Simulation of Digital System in CAD Programmable Logic // Seventh Conference CADSM “Modern Problems of Radio Engeneering, Telecommunication and Computer Science” – Slavsko: “Lvivska Politechnica” – 2002. – P. 68-71.

21.Hahanov V.I., Sysenko I.Y., Skvortsova O.B. Test Generator Used Genetic Algorithms and Reconfigurable Deductive-Parallel Fault Simulation Method for Digital Devices // 9-th International Conference. Mixed Design of Integrated Circuits and Systems. – Poland. – Wroclaw – 2002. – P. 549-554.

22.Hahanov V.I., Sysenko I.Y., Skvortsova O.B. ATPG System, Fault Simulation and Test Generation Methods for Digital Devices // 13th International Conference on Modelling and Simulation MS 2002– 2002. – P. 230-235.

23.Хаханов В.И., Соколов А.В., Сысенко И.Ю., Скворцова О.Б. Детерминированный метод генетических алгоритмов для синтеза тестов верификации цифровых систем // 3-я Международная нучно-практическая конференция “Современные информационные и электронные технологии СИЭТ-2002”. – Одесса. – 2002. – С. 96.

24.Хаханов В.И., Сысенко И.Ю., Скворцова О.Б., Соколов А.В. Методы генетических алгоритмов для синтеза тестов верификации цифровых систем // Международная конференция "Компьютерные науки и информационные технологии". – Саратов. – 2002. – C. 76-77.

25.Хаханов В.И., Соколов А.В., Сысенко И.Ю., Скворцова О.Б. Детерминированный метод генетических алгоритмов для синтеза тестов верификации цифровых систем // I Международная конференция по индуктивному моделированию МКИМ'2002. – Львов. – 2002. – C. 112-118.